Синтез цифрового конечного автомата Мили
Министерство науки,
высшей школы и технической политики Российской Федерации.
Новосибирский
Государственный
Технический
Университет.
Расчётно-графическая
работа по схемотехнике.
Синтез
цифрового конечного автомата Мили.
Вариант
№3.
Факультет: АВТ.
Кафедра: АСУ.
Группа: А-513.
Студент: Борзов Андрей Николаевич.
Преподаватель: Машуков Юрий Матвеевич.
Дата:
20 мая 1997 года.
Новосибирск
– 1997.
Синтез цифрового конечного автомата
Мили.
1. Построение графа конечного автомата.
2. Для заданного графа составить таблицу
переходов и таблицу выходов.
3. Составляется таблица возбуждения памяти
автомата.
4. Синтезируется комбинационная схема автомата.
5. Составить полную логическую схему автомата на
указанном наборе элементов или базисе.
6. Составить электрическую схему на выбранном
наборе интегральных микросхем.
Вариант №3.
RS - триггер.
Базис LOGO (ЛОГО).
|
Вершина графа
|
a1
|
a2
|
a3
|
a4
|
|
Сигнал
|
Zi
|
Wj
|
Zi
|
Wj
|
Zi
|
Wj
|
Zi
|
Wj
|
|
Дуга из вершины
|
1234
|
1234
|
1234
|
1234
|
1234
|
1234
|
1234
|
1234
|
|
Соответствующие дугам индексы сигналов
|
0024
|
0034
|
2014
|
2013
|
0032
|
0042
|
0400
|
0100
|
|
|
|
|
|
|
|
|
|
|
|
1. Построение
графа.
Z2W2
a1 a2
Z4W4 Z1W1
Z2W3
Z4W3
Z4W1
Z3W4
a3
a4
Z2W2
Таблицы переходов.
a(t+1)=d[a(t); z(t)]
|
Сост. вх.
|
a1
|
a2
|
a3
|
a4
|
|
Z1
|
¾
|
a3
|
¾
|
¾
|
|
Z2
|
a3
|
a1
|
a4
|
¾
|
|
Z3
|
¾
|
¾
|
a3
|
¾
|
|
Z4
|
a4
|
a4
|
¾
|
a2
|
W(t)=l[a(t); z(t)]
|
Сост. вх.
|
a1
|
a2
|
a3
|
a4
|
|
Z1
|
¾
|
W1
|
¾
|
¾
|
|
Z2
|
W3
|
W2
|
W2
|
¾
|
|
Z3
|
¾
|
¾
|
W4
|
¾
|
|
Z4
|
W4
|
W3
|
¾
|
W1
|
2. Определение недостающих входных данных.
Для этого
используем
K=4 [ak]
P=4 [Zi]
S=4 [Wj]
Определяем число
элементов памяти:
r ³ log2K = 2
Число разрядов
входной шины:
n ³ log2P = 2
Число разрядов
выходной шины:
m ³ log2S = 2
3. Кодирование автомата.
|
Внутреннее состояние
|
Входные шины
|
Выходные шины
|
|
a1=
|
00
|
Z1=
|
00
|
W1=
|
00
|
|
a2=
|
01
|
Z2=
|
01
|
W2=
|
01
|
|
a3=
|
10
|
Z3=
|
10
|
W3=
|
10
|
|
a4=
|
11
|
Z4=
|
11
|
W4=
|
11
|
|
Q1Q2
|
|
x1x2
|
|
y1y2
|
4. С учётом введённых кодов ТП и таблицы выходов будут
иметь следующий вид.
Td
|
x1x2Q1Q2
|
00
|
01
|
10
|
11
|
|
00
|
¾
|
10
|
¾
|
¾
|
|
01
|
10
|
00
|
11
|
¾
|
|
10
|
¾
|
¾
|
10
|
¾
|
|
11
|
11
|
11
|
¾
|
01
|
Tl
|
x1x2Q1Q2
|
00
|
01
|
10
|
11
|
|
00
|
¾
|
00
|
¾
|
¾
|
|
01
|
10
|
01
|
01
|
¾
|
|
10
|
¾
|
¾
|
11
|
¾
|
|
11
|
11
|
10
|
¾
|
00
|
5. По таблицам выходов составляем
уравнения логических функций для выходных сигналов y1 и y2,
учитывая, что в каждой клетке левый бит – y1, а правый
бит – y2.
; (1)
. (2)
Минимизируем уравнения (1) и (2).
|
x1x2Q1Q2
|
00
|
01
|
11
|
10
|
|
00
|
X
|
|
X
|
X
|
|
01
|
1
|
|
|
X
|
|
11
|
1
|
1
|
|
X
|
|
10
|
|
|
X
|
1
|
|
x1x2Q1Q2
|
00
|
01
|
11
|
10
|
|
00
|
X
|
|
X
|
X
|
|
01
|
|
1
|
|
1
|
|
11
|
1
|
X
|
|
X
|
|
10
|
|
|
X
|
1
|
; .
6. Преобразуем ТП в таблицу возбуждения памяти.
|
вх. сигн
|
Q1
|
0
|
Q2
|
0
|
|
Q1
|
0
|
Q2
|
1
|
|
Q1
|
1
|
Q2
|
0
|
|
Q1
|
1
|
Q2
|
1
|
|
x1,x2
|
R1
|
S1
|
R2
|
S2
|
|
R1
|
S1
|
R2
|
S2
|
|
R1
|
S1
|
R2
|
S2
|
|
R1
|
S1
|
R2
|
S2
|
|
00
|
|
|
|
|
|
0
|
1
|
1
|
0
|
|
|
|
|
|
|
|
|
|
|
|
01
|
0
|
1
|
–
|
0
|
|
–
|
0
|
1
|
0
|
|
0
|
–
|
0
|
1
|
|
|
|
|
|
|
10
|
|
|
|
|
|
|
|
|
|
|
0
|
–
|
–
|
0
|
|
|
|
|
|
|
11
|
0
|
1
|
0
|
1
|
|
0
|
1
|
0
|
–
|
|
|
|
|
|
|
1
|
0
|
0
|
–
|
7. По таблице возбуждения памяти составляем логические
функции сигналов на каждом информационном входе триггера.
8. Минимизируем логические функции
сигналов по пункту 7.
|
x1x2Q1Q2
|
00
|
01
|
11
|
10
|
|
00
|
|
|
|
|
|
01
|
|
X
|
|
|
|
11
|
|
|
1
|
|
|
10
|
|
|
|
|
|
x1x2Q1Q2
|
00
|
01
|
11
|
10
|
|
00
|
|
1
|
|
|
|
01
|
X
|
1
|
|
|
|
11
|
|
|
|
|
|
10
|
|
|
|
X
|
|
x1x2Q1Q2
|
00
|
01
|
11
|
10
|
|
00
|
|
1
|
|
|
|
01
|
1
|
|
|
X
|
|
11
|
1
|
1
|
|
|
|
10
|
|
|
|
X
|
|
x1x2Q1Q2
|
00
|
01
|
11
|
10
|
|
00
|
|
|
|
|
|
01
|
|
|
|
1
|
|
11
|
1
|
X
|
X
|
|
|
10
|
|
|
|
|
9. По системе уравнений минимизированных
функций входных, выходных сигналов и сигналов возбуждения элементов памяти
составляем логическую схему цифрового автомата.
10. Электрическая
схема цифрового автомата.
Логические
элементы.
К176ЛЕ5 К176ЛА8 К176ЛА7 К176ЛА9
DD1 – К176ЛЕ5
DD2 – К176ЛА8
DD3 – К176ЛА7
DD4 – К176ЛА9
DD5 – К176ТВ1
Реализуем электрическую схему на базе типовой
интегральной серии микросхем К176.
|
