Дифференциальный усилитель

Напряжение источника питания: 6,3 В±10%.

Сопротивление нагрузки не менее: 20 КОм.

1. Анализ технического задания.

Гибридные ИМС (ГИС) – это интегральные схемы, в которых применяются плёночные пассивные элементы и навесные элементы (резисторы, конденсаторы, диоды, оптроны, транзисторы), называемые компонентами ГИС. Электрические связи между элементами и компонентами осуществляются с помощью плёночного или проволочного монтажа. Реализация функциональных элементов в виде ГИС экономически целесообразна при выпуске малыми сериями специализированных вычислительных устройств и другой аппаратуры.

Высоких требований к точности элементов в ТЗ нет.

Условия эксплуатации изделия нормальные.

2. Выбор материалов, расчёт элементов, выбор навесных компонентов.

В качестве материала подложки выберем ситалл СТ50-1.

Транзисторы выберем как навесные компоненты.

VT1,VT4-КТ318В,

VT2-КТ369А,

VT3-КТ354Б.

По мощностным параметрам транзисторы удовлетворяют ТЗ. По габаритным размерам они также подходят для использования в ГИС.

Рассчитаем плёночные резисторы.

Определим оптимальное сопротивлениеквадрата резистивной плёнки из соотношения:

rопт=[(åRi)/(å1/Ri)]^1/2.

rопт=3210(Ом/).

По полученному значению выбираем в качестве материала резистивной плёнки кермет К-20С. Его параметры: rопт=3000 ОМ/, Р0=2 Вт/см^2, ar=0.5*10^-4 1/°С.

В соответствии с соотношением

d0rt=ar(Тmax-20°C)

d0rt=0.00325, а допустимая погрешность коэффициента формы для наиболее точного резистора из

d0кф= d0r- d0r- d0rt- d0rст- d0rк

равно  d0кф=2.175. Значит материал кермет К-20С подходит.

Оценим форму резисторов по значению Кф из

Кфi=Ri/rопт™.

Кф1,3,5=1.333, Кф2=0.6, Кф6=1.9, Кф4=0.567.

Поскольку все резисторы имеют прямоугольную форму, нет ограничений по площади подложки и точность не высока, выбираем метод свободной маски. По таблице определяем технологические ограничения на масочный метод: Db=Dl=0.01мм, bтехн=0.1мм, lтехн=0.3мм, аmin=0.3мм, bmin=0.1мм.

Рассчитаем каждый из резисторов.

Расчётную ширину определяем из  bрасч³max(bтехн, bточн,bр),

          Db+Dl/Кф                           Р

bточн³------------,      bр=(--------)^2.

              d0кф                             Р0*Кф

За ширину резистора-b принимают ближайшее значение к bрасч, округлённое до целого числа, кратного шагу координатной сетки.

bр1,3,5=0.375мм, bтехн=0.1мм, bточн=0.8мм, значит b1,3,5=0.8мм.

Расчётная длина резистора  lрасч=b*Кф. За длину резистора принимают ближайшее к lрасч, кратное шагу координатной сетки значение.

Полная длина напыляемого слоя резистора  lполн=l+2*lк. Таким образом lрасч=1.066мм, а lполн=1.466, значит l1,3,5=1.5мм.

Рассчитаем площадь, занимаемую резистором  S=lполн*b. S1,3,5=1.2мм^2.

Аналогичным образом рассчитываем размеры резистора R6.

b6=0.7мм, lполн=1.75мм, S=1.225мм^2.

Для резисторов, имеющих Кф<1, сначала определяют длину, а затем ширину. Расчётное значение длины выбирают из условий

                                           Dl+Db*Кф              Р*Кф

lрасч³max(lтехн,lточн,lр), lточн³------------,  lр=(--------)^1/2.

                                                 d0кф                            Р0

lточн2=0.736мм, lр2=0.417мм, значит l2=0.75мм.

bрасч=l/Кф, bрасч2=1.25мм, S=0.9375мм^2.

Аналогично рассчитываем R4/

lточн=0.72мм, lр=0.25мм, l4=0.75мм.

b4=1.35мм, S=1.0125мм^2.

Резисторы спроектированы удовлетворительно, т.к.:

1) удельная мощность рассеивания не превышает допустимую

                   Р01=Р/S£Р0;

2) погрешность коэффициента формы не превышает допустимую

            d0кф1=Dl/lполн+Db/b£d0кф;

3) суммарная погрешность не превышает допуск

d0r1=d0rŠ+d0кф+d0rt+d0rст+d0rк£d0r.

3. Выбор подложки.

В качестве материала подложки мы уже выбрали ситалл.

Площадь подложки вычисляют из соотношения

          Sr+Sc+Sk+Sн

Sподл=------------------,        где

                   Кs

Кs-коэффициент использования платы (0.4....0.6);

Sr-суммарная площадь, занимаемая резисторами;

Sc-общая площадь, занимаемая конденсаторами;

Sk-общая площадь, занимаемая контактными площадками;

Sн-общая площадь, занимаемая навесными элементами.

Sподл=86.99мм^2.

Выбирем подложку 8´10мм. Толщина-0.5мм.

4. Последовательность технологических операций.

1.   Напыление  материала резистивной плёнки.

2.   Напыление проводящей плёнки.

3.   Фотолитография резистивного и проводящего слоёв.

4.   Нанесение защитного слоя.

5.   Крепление навесных компонентов.

6.   Крепление подложки в корпусе.

7.   Распайка выводов.

8.   Герметизация корпуса.

Площадки и проводники формируются методом свободной маски.

Защитный слой наносится методом фотолитографии.

5. Выбор корпуса ГИС.

Для ГИС частного применения в основном используется корпусная защита, предусматриваемая техническими условиями на разработку. Выберем корпус, изготавливаемый из пластмассы. Его выводы закрепляются и герметизируются в процессе литья и прессования.

Размеры корпуса (габаритные) 19.5мм´14.5мм, количество выводов–14, из них нам потребуется 10.

6. Оценка надёжности ГИС.

Под надёжностью ИМС понимают свойство микросхем выполнять заданные функции, сохраняя во времени значения установленных эксплуатационных показателей в заданных пределах, соответствующим заданным режимам и условиям использования, хранения и транспортирования.

Расчёт надёжности ГИС на этапе их разработки основан на определении интенсивности отказов-l(t) и вероятности безотказной работы-Р(t) за требуемый промежуток времени.

1. Рассчитаем l по формуле:

li=ai*Ki*l0i,

 где  l0i-зависимость от электрического режима и внешних условий,
    ai=f(T,Kн)-коэффициент, учитывающий влияние окружающей температуры и электрической нагрузки,
      Кi=K1-коэффициент, учитывающий воздействие механических нагрузок.

Воздействие влажности и атмосферного давления не учитываем, т.к. микросхема герметично корпусирована.

Для расчётов рекомендуются следующие среднестатистические значения интенсивностей отказов:

–     навесные транзисторы  l0т=10^-8 1/ч;

–     тонкоплёночные резисторы  l0R=10^-9 1/ч;

–     керамические подложки l0п=5*10^-10 1/ч;

–     плёночные проводники и контактные площадки l0пр=1.1*10^-91/ч;

–     паяные соединения l0соед=3*10^-9 1/ч.

Коэффициенты ai берём из таблиц, приведённых в справочных материалах.

Коэффициенты нагрузки определяются из соотношений:

–     транзисторов

КHI=II/IIдоп,

Кнт=max

Кнu=Ui/Uiдоп,

где I-ток коллектора соответствующего транзистора,
U-напряжение коллектор-эммитер соответствующего транзистора,
Iдоп, Uдоп-допустимые значения токов и напряжений;

–     резисторов

КнR=Рi/Рiдоп,

где Рi-рассеиваемая на транзисторе мощность,

       Рiдоп-допустимая мощность рассеивания.

Для различных условий экплуатации значения коэффициента в зависимости от нагрузок разные, выберем самолётные-К1=1.65.

После расчётов имеем:

Кнт1=0.0225                              aт1=0.4

Кнт2=0.0018                               aт2=0.4

Кнт3=0.045                                 aт3=0.4

Кнт4=0.11                                   aт4=0.4

КнR1=0.23                                    aR1=0.8

КнR2=0.062                                  aR2=0.7

КнR3=0.56                                    aR3=1.1

  КнR4=0.37                                    aR4=0.95

КнR5=0.95                                    aR5=1.5

КнR6=1                                         aR6=1.6